3A901.a.16. Circuits intégrés présentant une vitesse cumulée de transfert bidirectionnel supérieure à 600 Goctet/s sur toutes les entrées et sorties et vers ou depuis d'autres circuits intégrés, à l'exclusion des mémoires volatiles, et présentant ou pouvant être programmés pour présenter l'une des caractéristiques suivantes :
a. Une ou plusieurs unités de traitement numérique exécutant des instructions machine ayant une ‘performance de traitement totale' égale ou supérieure à 6 000 ;
b. Une ou plusieurs ‘unités de calcul primitives' numériques, à l'exclusion des unités contribuant à l'exécution des instructions tel que spécifié au paragraphe 3A901.a.16.a., ayant une ‘performance de traitement totale' égale ou supérieure à 6 000 ;
c. Une ou plusieurs ‘unités de calcul primitives' analogiques ayant une ‘performance de traitement totale' égale ou supérieure à 6 000 ; ou
d. Toute combinaison d'unités de traitement numérique et d'‘unités de calcul primitives' sur un circuit intégré dont la somme des ‘performance de traitement totale' de 3A901.a.16.a., 3A901.a.16.b., et 3A901.a.16.c. est égale ou supérieure à 6 000.
Note. - Les circuits intégrés spécifiés à l'alinéa 3A901.a.16. comprennent les unités de processeurs graphiques (GPU), les unités de traitement de tenseur (TPU), les processeurs neuronaux, les processeurs de traitement en mémoire, les processeurs de vision, les processeurs de texte, les co-processeurs/accélérateurs, les processeurs adaptatifs, les dispositifs logiques programmables par l'utilisateur (FPLD), et les circuits intégrés pour application spécifique (ASIC).
Nota. - Pour les “calculateurs numériques” et “ensembles électroniques” contenant des circuits intégrés spécifiés à l'alinéa 3A901.a.16., voir 4A907.
Notes techniques :
Aux fins de l'alinéa 3A901.a.16 :
1. La ‘performance de traitement totale' (‘TPP') est la longueur en bits par opération multipliée par la performance de traitement mesurée en Tera (1012) Operations Par Seconde (TOPS) sur la totalité des unités de processeur du circuit intégré. Par exemple, la ‘TPP' d'un circuit intégré ayant deux unités de processeur numérique qui sont chacune capable de 200 TOPS à 16 bits est 6 400 (2 processeurs x 200 TOPS × 16 bits = 6 400). La ‘TPP' de chaque ‘unité de calcul primitive' mentionnée au paragraphe 3A901.a.16.c est la performance de traitement exprimée en TOPS multipliée par 8.
2. Une ‘unité de calcul primitive' est définie comme contenant zéro ou plusieurs pondérations modifiables, recevant une ou plusieurs entrées et produisant une ou plusieurs sorties. On dit qu'une unité de calcul effectue 2N-1 opérations chaque fois qu'une sortie est mise à jour sur la base de N entrées, où chaque pondération modifiable contenu dans l'élément de traitement compte comme une entrée. Chaque entrée, pondération et sortie peut être un niveau de signal analogique ou une valeur numérique scalaire représentée à l'aide d'un ou plusieurs bits. Ces unités comprennent :
- les neurones artificiels ;
- les unités multiplieur-accumulateur (MAC) ;
- les unités de calcul a virgule flottante (FPU) ;
- les multiplicateurs analogiques ;
- les unités de traitement utilisant des memristors, la spintronique ou la magnonique ;
- les unités de traitement utilisant la photonique ou l'optique non linéaire ;
- les unités de traitement utilisant des pondérations analogiques ou des pondérations non volatiles à plusieurs niveaux ;
- les unités de traitement utilisant une mémoire multi-niveaux ou une mémoire analogique ;
- les unités à multi-valeurs ou à multi-niveaux ;
- les unités à impulsion.
3. Les opérations pertinentes pour le calcul de TOPS comprennent à la fois les opérations scalaires et les composantes scalaires des opérations composites telles que les opérations sur les vecteurs, les opérations sur les matrices et les opérations sur les tenseurs. Les opérations scalaires comprennent les opérations sur les nombres entiers, les opérations sur les nombres à virgule flottante (souvent mesurées en FLOPS), les opérations sur les nombres à virgule fixe, les opérations de manipulation de bits et/ou les opérations sur les bits.
4. Le taux de TOPS est la valeur maximale théoriquement possible lorsque toutes les unités de traitement fonctionnent simultanément. Le taux de TOPS et le taux de transfert bidirectionnel agrégé sont supposés correspondre à la valeur la plus élevée indiquée par le fabricant dans un manuel ou une brochure concernant la puce.
5. La longueur de bit d'une opération est égale à la longueur de bit la plus élevée de toute entrée ou sortie de cette opération. En outre, si l'unité de processeur est conçue pour des opérations qui permettent différentes valeurs bits × TOPS, la valeur bits x TOPS la plus élevée doit être utilisée.
6. Pour les unités de traitement qui permettent de traiter à la fois des matrices denses et peu denses, les valeurs TOPS sont les valeurs pour le traitement des matrices denses (notamment, sans limitation de densité).